1 层分布
1.1 双面板,顶层为信号层,底面为地平面。
(相关资料图)
1.2 四层板,顶层为信号层,第二层为地平面,第三层走电源、控制线。
特殊情况下(如 射频信号线要穿过屏蔽壁),在第三层要走一些射频信号线。
每层均要求大面积敷地。
2 接地
2.1 大面积接地
为减少地平面的阻抗,达到良好的接地效果,建议遵守以下要求:
a) 射频 PCB 的接地要求大面积接地;
b) 在微带印制电路中,底面为接地面,必须确保光滑平整;
c) 要将地的接触面镀金或镀银,导电良好,以降低地线阻抗;
d) 使用紧固螺钉,使其与屏蔽腔体紧密结合,紧固螺钉的间距小于λ/20(依具体情 况而定)。
2.2 分组就近接地
按照电路的结构分布和电流的大小将整个电路分为成相对独立的几组,各组电路就 近接地形成回路,要调整各组内高频滤波电容方向,缩小电源回路。
注意接地线要短而直, 禁止交叉重叠,减少公共地阻抗所产生的干扰。
2.3 射频器件的接地
表面贴射频器件和滤波电容需要接地时,为减少器件接地电感
要求:
a) 至少要有 2 根线接铺地铜箔;
b) 用至少 2 个金属化过孔在器件管脚旁就近接地。
c) 增大过孔孔径和并联若干过孔。
d) 有些元件的底部是接地的金属壳,要在元件的投影区内加一些接地孔,表面层 不得布线。
2.4 微带电路的接地
微带印制电路的终端单一接地孔直径必须大于微带线宽,或采用终端大量成排密布小孔 的方式接地。
2.5 接地工艺性要求
a) 在工艺允许的前提下,可缩短焊盘与过孔之间的距离;
b) 在工艺允许的前提下,接地的大焊盘可直接盖在至少 6 个接地过孔上(具体数量因 焊盘大小而异);
c) 接地线需要走一定的距离时,应缩短走线长度,禁止超过λ/20,以防止天线效应 导致信号辐射;
d) 除特殊用途外,不得有孤立铜箔,铜箔上一定要加地线过孔;
e) 禁止地线铜箔上伸出终端开路的线头。
3 屏蔽
3.1 射频信号可以在空气介质中辐射。
空间距离越大,工作频率越低,输入输出端的寄 生耦合就越小,隔离度则越大。
PCB 典型的空间隔离度约为 50dB。
3.2 敏感电路和强烈辐射源电路要加屏蔽
但如果设计加工有难度时(如空间或成本限 制等),可不加,但要做试验最终决定。这些电路有:
a) 接收电路前端是敏感电路,信号很小,要采用屏蔽。
b) 对射频单元和中频单元须加屏蔽。接收通道中频信号会对射频信号产生较大干扰, 反之,发射通道的射频信号对中频信号也会造成辐射干扰。
c) 振荡电路:强烈辐射源,对本振源要单独屏蔽,由于本振电平较高,对其他单元形 成较大的辐射干扰。
d) 功放及天馈电路:强烈辐射源,信号很强,要屏蔽。
e) 数字信号处理电路:强烈辐射源,高速数字信号的陡峭的上下沿会对模拟的射频信 号产生干扰。
f) 级联放大电路:总增益可能会超过输出到输入端的空间隔离度,这样就满足了振荡 条件之一,电路可能自激。
如果腔体内的电路同频增益超过 30-50dB,必须在 PCB 板 上焊接或安装金属屏蔽板,增加隔离度。实际设计时要综合考虑频率、功率、增益情况 决定是否加屏蔽板。
g) 级联的滤波、开关、衰减电路:
在同一个屏蔽腔内,级联滤波电路的带外衰减、级 联开关电路的隔离度、级联衰减电路的衰减量必须小于 30-50dB。
如果超过这个值, 必须在 PCB 板上焊接或安装金属屏蔽板,增加隔离度。
实际设计时要综合考虑频率、功 率、增益情况决定是否加屏蔽板。
h) 收发单元混排时应屏蔽。
i) 数模混排时,对时钟线要包地铜皮隔离或屏蔽。
4 屏蔽材料和方法
4.1 常用的屏蔽材料均为高导电性能材料,如铜板、铜箔、铝板、铝箔。
钢板或金属镀 层、导电涂层等。
4.2 静电屏蔽主要用于防止静电场和恒定磁场的影响。
应注意两个基本要点,即完善的 屏蔽体和良好的接地性。
4.3 电磁屏蔽主要用于防止交变磁场或交变电磁场的影响,要求屏蔽体具有良好的导电 连续性,屏蔽体必须与电路接在共同的地参考平面上,要求 PCB 中屏蔽地与被屏蔽电路地要 尽量的接近。
4.4 对某些敏感电路,有强烈辐射源的电路可以设计一个在 PCB 上焊接的屏蔽腔,PCB 在 设计时要加上“过孔屏蔽墙”,就是在 PCB 上与屏蔽腔壁紧贴的部位加上接地的过孔。
要求 如下:
a) 有两排以上的过孔;
b) 两排过孔相互错开;
c) 同一排的过孔间距要小于λ/20;
d) 接地的 PCB 铜箔与屏蔽腔壁压接的部位禁止有阻焊。
4.5 射频信号线在顶层穿过屏蔽壁时,要在屏蔽腔相应位置开一个槽门,门高大于 0.5mm, 门宽要保证安装屏蔽壁后信号线与屏蔽体间的距离大于 1mm。
5 屏蔽罩设计
5.1 金属屏蔽腔的基本结构
5.1.1 此类屏蔽罩被广泛使用,如下图 。
材料一般为薄的铝合金,制造工艺一般采用冲 压折弯或压力铸造工艺,这种屏蔽罩有较多的螺钉孔,便于螺钉固定。
部分需铝合金盖子和 吸波材料增强屏蔽性能。
射频 PCB 需装在屏蔽腔内,要选择合适的屏蔽腔尺寸,使其最低 谐振频率远高于工作频率,最好 10 倍以上。
5.1.2 屏蔽腔的高度一般为第一层介质厚度 15-20 倍或以上,在屏蔽腔面积一定时,要 提高屏蔽腔的最低谐振频率,需增加长宽比,避免正方形的腔体,如图 。
5.2 金属屏蔽腔对 PCB 布局的工艺要求
5.2.1 屏蔽罩与 PCB 板接触的罩体设计时应考虑 PCB bottom 面的器件高度,特别是插 件器件引脚伸出的高度。
5.2.2 需考虑螺丝禁布区的大小,防止组装时损坏表层线路或器件。
射频功放板由于结 构尺寸的限制,其单板尺寸相对较小,故一般要求螺钉安装空间(禁布区)至少在安装孔焊 盘外侧。螺钉安装空间见表 5
5.2.3 金属屏蔽罩自身成本和装配成本很贵,并且外形不规则的金属屏蔽罩在制造时很 难保证高精度和高平整性,又使元器件布局受到一些限制;
金属屏蔽罩不利于元器件更换和 故障定位。
5.2.4 尽可能保证屏蔽罩的完整非常重要,进入金属屏蔽罩的数字信号线应该尽可能走 内层,RF 信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去,不过缺口 处周围要尽可能地多布一些地,不同层上的地可通过多个过孔连在一起。
5.2.5 为保证装配和返修,金属屏蔽罩周围5mm范围内不能有超过其高度的器件,Chip 小器件到屏蔽罩的距离应该2mm以上,其它器件距离要求3mm以上,并且放置朝向最好 符合方便维修方向。
5.2.6 金属屏蔽罩内部不能有超过其高度的器件,并且器件顶部到屏蔽罩面的距离要符 合安全规范要求。
5.2.7 需考虑 SMA 微带插座与 PCB 板接触时的高度匹配,否则焊接可靠性存在影响。
如图所示,设计时须考虑PCB板厚的公差(±10%),金属屏蔽腔的加工误差(±0.05mm)。
建议 SMA 微带插座与 PCB 板的高度间隙不超过 0.5mm,插座与焊盘不允许有明显偏差。
5.2.8 由于功放板设计的特殊情况,容许 2 块单板之间信号穿过屏蔽罩,并用飞线连接, 如图
6 设计checklist
大类 | 小类 | 编号 | 要素描述 |
通用 | 布局 | 1 | ESD防护元件直接放在主信号路径上。 |
2 | 模块分腔屏蔽合理,己关注腔体自谐振频率。 | ||
3 | 屏蔽墙及内倒角位置的顶面是布局、布线、信号过孔禁布区。 | ||
4 | 匹配元件靠近相关的RF器件端口布局 | ||
5 | 已考虑热设计,保证热量不集中,散热容易。 | ||
6 | RF主信号流一字布局,如果受空间限制,不能一字布局时,可以采用L形布局,慎用U形布局。 | ||
7 | 对绕线电感的布局必须要保证相邻电感的磁力线相互垂直,对印制线类电感(LTCC工艺)如做不到磁力线相互垂直,应该远离放置。 | ||
8 | 分立元件构成的组合电路,不被其它元件或传输线打散,例如电阻衰减器的三个电阻布局互相靠近。滤波器电路要一面布局,并且不能被其它传输线打散。 | ||
9 | 高中低频组合滤波,高频小容量滤波电容最靠近器件管脚。 | ||
10 | PCB螺钉数量和布局合理。 | ||
11 | 功放PCB开窗综合考虑了安装余量和电气性能。 | ||
12 | 功放可变电容、隔直电容位置己按原理图设计者要求布局。 | ||
13 | 元件离屏蔽壁间距符合要求,考虑了误差。 | ||
14 | 射频PCB的输入输出和其它部分的接口是否满足设计要求。 | ||
15 | 在正常工作或测试环境下,没有Stub。 | ||
17 | 数字芯片PWM调制输出直流的RC滤波电路,放置在数字芯片侧。 | ||
18 | 腔内同频增益超过40dB级联放大电路需进行了分腔。例如:接收通道的增益一般会很大,需要进行分腔 | ||
19 | 级联衰减电路的衰减量大于40dB的电路需进行分腔。 | ||
20 | 级联滤波电路的带外衰减和级联开关电路的隔离度大于40dB,则需要分腔。 | ||
21 | 射频电源的分配一般按照就近供电的原则,以免相互之间产生干扰。同时,在不同芯片共用同一个电源芯片时,要注意芯片之间是否会通过电源产生干扰。 | ||
22 | 电源的摆放位置是否合适,要保证输入输出电源线不能交叉,走线距离最短。 | ||
23 | 电源输入口的滤波电容是否靠近输入管脚,并且按照从大到小的顺序排列,容值最小的电容最靠近电源的输入管脚。 | ||
24 | 器件DATASHEET上有特殊要求的布局是否满足。 | ||
布线 | 1 | 布RF线需要进行控制走线阻抗,将它们布得尽可能直接,这样可以减小损耗和不期望得到的耦合。 | |
2 | 微带线下方需要连续的地,同样的,带状线上方和下方也需要连续的地;地平面不仅提供需要的回路,还可以将信号跟其它信号层隔离; | ||
3 | 长的、没有屏蔽的走线,如RF前端的连线需要用带状线,这样有利于使用固有的屏蔽。 | ||
4 | 避免在内层和外层多次来回走线; | ||
5 | 当RF信号线在不同层之间过渡时,过孔需要远离潜在的干扰电路、走线及过孔(比如数字控制线、时钟、电源等);确保射频过孔和干扰路径之间铺地并加地过孔,起隔离作用。 | ||
6 | 时钟线、数据线、控制线之间的距离需满足3W原则。如果空间允许,尽量拉开线间距离。 | ||
7 | 走线要最短,不能闭环,不能有锐角和直角。 | ||
8 | 晶振表面以下不能有过孔和走线。频综、pll滤波器件、VCO、滤波器和电感下表面不能走线。 | ||
9 | 模拟信号与数字信号,电源线与控制信号线,弱信号与其他任何信号需要分层(最好有地隔离)或相距较远走线。如果分层相邻层的线与线之间不能并行走线,最好垂直走线。如果没有分层线间的距离是要满足隔离度的要求,至少满足线距大于3W。 | ||
10 | 射频敏感信号不能靠近强辐射信号。 | ||
11 | 差分信号线需对称走线,线长相差不能超过100mil,差分线对间的间距需满足3W规则。 | ||
12 | 输入输出阻抗不是50欧姆的器件,输入输出阻抗线需满足阻抗匹配要求。 | ||
13 | 在原理图中,有特殊要求的阻抗线需满足原理图的设计要求。 | ||
14 | 不同单元电源线布线时,电源线之间需相互隔离,以免各单元电路通过电源相互干扰。 | ||
15 | 不同电源层在空间上不能重叠,如果重叠需要有地层隔离。 | ||
16 | 电源的走线线宽要满足电流的通流量要求。(一般参考为1A/mm线宽) | ||
17 | RF信号布线周围如果存在其它RF信号线,在两者之间需辅地铜皮,并打地过孔。 | ||
18 | 电源部分导线印制线在层间转接的过孔数符合通过电流的要求(1A/Ф0.3mm孔)。 | ||
19 | RF信号布线周围如果存在其它不相关的非RF信号(如过路电源线),在两者之间需辅地铜皮,并打地过孔。 | ||
20 | 小信号放大器的电源布线需要地铜皮及接地过孔隔离,避免其它EMI干扰窜入,进而恶化本级信号质量。 | ||
21 | 接地线要短而直,减少分布电感,减小公共地阻抗所产生的干扰。 | ||
22 | RF 主信号路径上的接地器件和电源滤波电容需要接地时,为减小器件接地电感,要求就近接地。 | ||
23 | 有些元件的底部是接地的金属壳,要在元件的投影区内加一些接地孔,投影区内的表面层不得布信号线和过孔; | ||
24 | 接地线需要走一定的距离时,应加粗走线线宽、缩短走线长度,禁止接近和超过1/4导引波长,以防止天线效应导致信号辐射; | ||
25 | 除特殊用途外,不得有孤立铜皮,铜皮上一定要加地线过孔。 | ||
26 | 对某些敏感电路、有强烈辐射源的电路分别放在屏蔽腔内,装配时屏蔽腔压在PCB表面。PCB在设计时要加上“过孔屏蔽墙”,就是在PCB上与屏蔽腔壁紧贴的部位加上接地的过孔。要有两排以上的过孔,两排过孔相互错开,同一排的过孔间距在100mils左右。 | ||
27 | 一些RF器件封装较小,SMD焊盘宽度可能小至12mils,而RF信号线宽可能达50mils以上,要用渐变线,禁止线宽突变,且过渡部分的线不宜太长。 | ||
28 | 当50欧细微带线上有大焊盘时,大焊盘相当于分布电容,破坏了微带线的特性阻抗连续性。需将焊盘下方的地平面挖空,来减小焊盘的分布电容。并通过软件仿真,保证阻抗为50欧姆。 | ||
29 | 过孔是引起RF 通道上阻抗不连续性的重要因素之一,如果信号频率大于1GHz,就要考虑过孔的影响。具体情况需用HFSS和Optimetrics进行优化仿真。 | ||
射频模块 | 频率源模块 | 1 | 数据、时钟、使能线不能在数字频率合成器芯片、晶体、晶振、变压器、光耦、电源模块等器件底部表面层走线。 |
2 | 频综的电源线要和其他干扰信号进行隔离,以免影响频综的相位噪声和杂散。 | ||
3 | 环路滤波器的布局要同层布局,并且结构紧凑,靠近相关的滤波管脚,在滤波器的下表面不能走线。 | ||
4 | VCO的电源和控制电压,要和其它干扰信号进行隔离。 | ||
5 | VCO和频综下面不能走线。 | ||
6 | 频综的数据、时钟、使能信号之间的距离要满足至少3W的间距。如果分层布线,不能平行重叠走线。 | ||
参考源模块 | 1 | 参考源的参考输入信号,是从中频送过来的,走线一定要短,不能对其它电路有影响。 | |
2 | 数据、时钟、使能信号之间的距离要满足至少3W的间距。如果分层布线,不能平行重叠走线。 | ||
4 | VCO的电源和控制电压,要和其它干扰信号进行隔离。 | ||
5 | 参考源的输出电路要和其它信号进行隔离。 | ||
LNA模块 | 1 | LNA的输入信号线要越短越好。减小线损,增强接收通道的灵敏度。 | |
2 | LNA的匹配电路要靠近相应的管脚放置。 | ||
3 | 射频前端的ESD防护电路,一定要放在射频信号的主干线上,以防降低防护等级。 | ||
小信号放大器模块 | 1 | 小信号放大器的电源布线需要地铜皮及接地过孔隔离,避免其它EMI干扰窜入,进而恶化本级信号质量。 | |
2 | 单片放大器偏置电感的焊盘也最好放在RF信号线上,如果空间紧张也可通过12mil高阻线与RF信号线相连 。 | ||
3 | 当同一电源给两级放大器同时供电时,电源要从后级向前级供电,以免末级放大电路影响前级。 | ||
4 | 小信号放大器的电源地回路要小,电容接地要短而直,减小公共地阻抗所产生的干扰。 | ||
滤波器模块 | 1 | 滤波器的匹配元件要靠近相应的管脚。 | |
2 | 当滤波器的输入输出管脚为大焊盘时,为了保证阻抗的连续性,需要将其下面的层挖空。需通过仿真软件计算具体的阻抗值。 | ||
3 | 当滤波器底部是金属外壳与接地脚相连,器件的元件面投影区是禁布区,不能布微带线和过孔, | ||
集成混频器 | 1 | 要注意混频器的外围器件应该按照DATASHEET的要求布局。 | |
2 | 对于集成双平衡混频器,扼流电感和隔离电感一定要远离,并且垂直放置。 | ||
3 | 对于集成双平衡混频器,隔离电感的接地必须充分,尽量在附近多打地孔。 | ||
4 | 对于集成双平衡混频器,两个扼流电感要保持对称平行放置 | ||
集成调制器 | 1 | I/Q是两对差分线对,这两对差分线对间的间距满足3W规则,并且中间要加地孔隔离。 | |
2 | I/Q分别是两对差分线对,这两对差分线要并行走线,不能交叉走线。 | ||
3 | 两对差分线线长相差不能超过100mil。 | ||
4 | 差分线走线过孔不能超过4个。 | ||
电源电路 | 射频电源 | 1 | 电源线是EMI 出入电路的重要途径。通过电源线,外界的干扰可以传入内部电路,影响RF电路指标。为了减少电磁辐射和耦合,要求DC-DC模块的一次侧、二次侧、负载侧环路面积最小。电源电路不管形式有多复杂,其大电流环路都要尽可能小。 |
2 | 单板上长距离的电源线不能同时接近或穿过级联放大器(增益大于45dB)的输出和输入端附近。避免电源线成为RF 信号传输途径,可能引起自激或降低扇区隔离度。长距离电源线的两端都需要加上高频滤波电容,甚至中间也加高频滤波电容。 | ||
3 | RF PCB的电源入口处组合并联三个滤波电容,利用这三种电容的各自优点分别滤除电源线上的低、中、高频。例如:10uf,0.1uf,100pf。并且按照从大到小的顺序依次靠近电源的输入管脚。 | ||
4 | 用同一组电源给小信号级联放大器馈电,应当先从末级开始,依次向前级供电,使末级电路产生的EMI 对前级的影响较小。且每一级的电源滤波至少有两个电容:0.1uf,100pf。当信号频率高于1GHz时,要增加10pf滤波电容。 | ||
5 | 不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔地层。 | ||
6 | 电源部分导线印制线在层间转接的过孔数符合通过电流的要求(1A/Ф0.3mm孔)。 | ||
7 | PCB的POWER部分的铜箔尺寸符合其流过的最大电流,并考虑余量(一般参考为1A/mm线宽)。 | ||
8 | 电源线的输入输出不能交叉。 | ||
其它 | 安规 | 1 | 电源印制导线在层间转接的过孔数符合通过电流的要求(1A/Ф0.3孔) |
2 | PCB的POWER部分的铜箔尺寸符合其流过的最大电流,并考虑余量(一般参考为2A/mm线宽) | ||
3 | 单板上高温元器件的防护和热处理措施合理(类似加热器件的高温元器件处理) | ||
4 | 较大面积可触及导电零部件外壳与地连接(如DC/DC外壳、屏蔽盒) | ||
5 | 较大体积零件的固定孔及安装后的电气间隙和在印制板上的爬电距离符合安规要求。(如DC/DC外壳、屏蔽盒) | ||
6 | 屏蔽盒固定后,与其它接插件等带能量危险或与危险电压电极的电气间隙达到安规要求;固定螺钉及垫片在印制板上爬电距离符合要求。 | ||
7 | -48V输入印制线位于重叠位置,层间距离没有小于0.1mm。 | ||
8 | PCB电源部分的连接器有防止反插措施 | ||
9 | DC/DC的输入/输出印制线,不与DC/DC模块在同一面(贴装DC/DC除外,无台阶的DC/DC外壳会与印制线的电气间隙不够,甚至会依靠阻焊剂绝缘) | ||
10 | 功放输出口有保护电路(如环行器等)保证不会过功率引发过热或燃烧事件 | ||
11 | 防雷击连接器与气体放电管及保护二极管之间的布线要尽量粗,并且其布线到地的距离要大于80mil以上。 |
腔体滤波器技术提升解决方案
一座5G基站它的成本是由哪些部分组成?
腔体滤波器设计之----自动单腔频率温飘
秒仿糖葫芦串形低通
秒仿糖葫芦型低通后续之----低通优化
[超级全]一百多页的射频基础知识资料,看这一篇就够了
TE01模介质滤波器滤波器
无源互调浅析
如何选择谐振杆的尺寸使功率容量达到最佳
金属介质混合+零腔案例
三模并联耦合介质波导滤波器仿真实例
同轴高低阻抗型低通的公差影响几何?
Coupfil对高阶强零点生成的结果偶会出错
陶瓷滤波器的各项制备工序讲解_简介篇
(干货)陶瓷滤波器讲解----材料篇
(干货)陶瓷滤波器讲解----材料制备篇
[东南大学射频讲义]射频与微波基础知识
陶瓷滤波器讲解----陶瓷材料检测篇
BAW,SAW和FBAR滤波器剖析
比较全的射频基础知识讲座
射频连接器只看这一篇就够了!设计、查阅、收藏宝典!
LTCC、IPD、SAW、BAW、FBAR滤波器入门以及应用场景分析
关键词:
质检
推荐